Title of the Prior Art

Japanese Published Patent Application No.2000-294743

Date of Publication: October 20, 2000

Concise Statement of Relevancy

This reference discloses a structure of a memory cell capacitor in a ferroelectric memory device (paragraph 0022, 0023).

Translation of paragraphs [0022]-[0023]

[0022]

Next, a memory cell structure according to an embodiment of the present invention will be described in more detail with referring to Fig. 2 and Fig. 3. Fig. 2 is an enlarged layout diagram of a memory cell included in a memory cell array shown in Fig. 1, and Fig. 3 is a schematic cross-section diagram of the memory cell.

[0023]

The memory cell according to the embodiment includes a ferroelectric capacitor 20 and a memory cell transistor 30, and the ferroelectric capacitor 20 is, as shown in Fig.3, composed of a ferroelectric portion 3', a lower electrode 2' and an upper electrode 4', the lower electrode 2' and the upper electrode 4' sandwiching the ferroelectric portion 3'. The lower electrode 2' is connected electrically to the source region of the memory cell transistor 30 with a conductive material 6a or 6c. For more detail, the conductive materials 6a and 6c are in contact with at least a side surface portion of the lower electrode 2' of the capacitor 20 but are not in contact with an undersurface of the electrode 2'. The ferroelectric memory device according to the

embodiment has an important feature on this point, and operation and effect obtained by this will hereinafter be described.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-294743

(P2000-294743A)

(43)公開日 平成12年10月20日(2000.10.20)


(51) Int.Cl.7		識別記号		FΙ				ĩ	~~?]~}*(多考)
H01L	27/10	451		. H0	1L 2	27/10		451	5 F 0 O 1
	27/108	•						621Z	5 F O 8 3
	21/8242							651	
	21/8247				2	29/78		371	
	29/788								
			審查請求	未讃求	請求功	質の数8	OL	(全 12 頁)	最終頁に続く
(21) 出願番号		特顯平11-94649		(71)	出願人	000005	843		
						松下電	子工業	株式会社	
(22) 出願日		平成11年4月1日(1999.4	l. 1)			大阪府	高槻市	幸町1番1号	
				(72)	発明者				
								幸町1番1号	松下電子工業
						株式会			
				(74)	人野升				
						弁理士	前田	弘 (外1:	名)
				F9	ーム(参		001 AA		
						5F0	083 AD	21 FR03 GA09	JA17 JA36
		·						37 JA38 JA39	
							JA!	56 KA05 LA12	LA16 MAO1
•							MAC	04 MAO5 MAO6	MA17 MA20

(54) 【発明の名称】 強誘電体メモリ装置

(57) 【要約】

【課題】 強誘電体メモリ装置のメモリセルサイズを縮小する。

【解決手段】 メモリセルトランジスタのソース領域S上に形成した導電部材 6 a および 6 c を強誘電体キャパシタの下部電極 2 'の側面に接触させることによって、下部電極 2 'とソース領域Sとの間の電気的導通を達成する。



PR33 ZA28

【特許請求の範囲】

【請求項1】 複数のメモリセルを備えた強誘電体メモ リ装置であって、

前記複数のメモリセルの各々は、

強誘電体膜と、前記強誘電体膜を挟む下部電極および上 部電極とを有するキャパシタと、

導電部材を介して前記キャパシタの下部電極に電気的に 接続されたメモリセルトランジスタとを含んでおり、

前記導電部材が前記キャパシタの下部電極の少なくとも 接続していることを特徴とする強誘電体メモリ装置。

【請求項2】 前記導電部材の一部は、前記キャパシタ の下部電極の上面に接触しているが、前記下部電極の下 面には接触していないことを特徴とする請求項1に記載 の強誘電体メモリ装置。

【請求項3】 前記複数のメモリセルのうちの任意のメ モリセルに含まれるキャパシタの上部電極は、他の関連 するメモリセルに含まれるキャパシタの上部電極と連続 しており、これらの上部電極が配線形状を持つように形 成されていることを特徴とする請求項1または2に記載 20 の強誘電体メモリ装置。

【請求項4】 複数のメモリセルを備えた強誘電体メモ リ装置であって、

前記複数のメモリセルの各々は、

強誘電体膜と、前記強誘電体膜を挟む下部電極および上 部電極とを有するキャパシタと、

導電部材を介して前記キャパシタの下部電極および上部 電極の何れか一方に電気的に接続されたメモリセルトラ ンジスタとを含んでおり、

前記メモリセルトランジスタのドレイン領域を相互接続 するビットラインよりも高い位置に前記キャパシタの下 部電極が設けられていることを特徴とする強誘電体メモ リ装置。

【請求項5】 前記下部電極は、前記メモリセルトラン ジスタのゲート電極を覆う領域に位置していることを特 徴とする請求項4に記載の強誘電体メモリ装置。

【請求項6】 前記導電部材が前記キャパシタの下部電 極の少なくとも側面部分を前記メモリセルトランジスタ のソース領域に接続していることを特徴とする請求項4 または5に記載の強誘電体メモリ装置。

【請求項7】 前記導電部材の一部は、前記キャパシタ の下部電極の上面に接触しているが、前記下部電極の下 面には接触していないことを特徴とする請求項6に記載 の強誘電体メモリ装置。

【請求項8】 前記複数のメモリセルは基板上に配列さ れており、しかも、前記基板には前記メモリセルトラン ジスタ以外のトランジスタを含む半導体集積回路が形成 されていることを特徴とする請求項1から7の何れか一 つに記載の強誘電体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、強誘電体メモリ装 置に関する。

[0002]

【従来の技術】近年、携帯端末やICカード等が普及 し、低電圧、低消費電力および高速動作の不揮発性メモ リの要望が高まっている。不揮発性メモリにはフラッシ ュメモリがあるが、その消費電力は大きい。

【0003】これに対して、強誘電体メモリ装置は、強 側面部分を前記メモリセルトランジスタのソース領域に 10 誘電体膜を用いたキャパシタの分極方向に応じてデータ を不揮発的に記憶するため、そのデータの書換には分極 を反転させるための比較的に弱い電界を形成するだけで よい。このため、強誘電体メモリ装置は、比較的に低い 電圧で高速に動作し、その消費電力も少ないという利点 を有している。

> 【0004】図11 (a) および (b) を参照しながら 従来の強誘電体メモリ装置を説明する。図11(a) は、この強誘電体メモリ装置におけるメモリセルアレイ を上面からみた図面であり、図11(b)はビットライ ン (例えば BLO) 方向に沿った断面図である。

> 【0005】図11(a)を参照すると、複数の活性領 域が半導体基板1上に行列状に配列されており、各活性 領域を一対のワードラインWLOおよびWL1 (または WL2およびWL3)が横切っている。ワードラインW L0~WL3は、活性領域上においてトランジスタのゲ ート電極として機能するとともに、複数のトランジスタ のゲート電極を相互に接続する配線(ゲート配線)とし ても機能する。ビットライン系配線BLO、/BLO、 BL1、/BL1、DBL、および/DBLは、ワード ラインWL0~WL3と交差する方向に延びている。こ こで、 BLO、/BLO、BL1、および、/BL1 はビットラインであり、DBL、および、/DBLはダ ミービットラインである。

> 【0006】各メモリセルは、強誘電体キャパシタとメ モリセルトランジスタとを含んでおり、強誘電体キャパ シタは、強誘電体部3'と、強誘電体部3'を挟む下部 電極2'および上部電極4'とから構成されている。上 部電極4'は、導電部材を介してメモリセルトランジス タのソース領域Sと電気的に接続されている。

【0007】より詳細には、層間絶縁膜にコンタクトホ ールCW1~CW3を形成した後、層間絶縁膜上に堆積 した金属膜をパターニングすることによって、上部電極 4'とメモリセルトランジスタのソース領域Sとの電気 的接続が達成される。この金属膜からは、同時にビット ライン系配線BLO、/BLO、BL1、/BL1、D BL、および/DBLも形成される。このため、キャパ シタとトランジスタとを接続する導電部材は、図11

(b) からわかるように、ビットライン系配線から間隔 Gを開けて形成されることになる。

[0008]

30

【発明が解決しようとする課題】このような従来のメモ リセル構成によれば、上記導電部材とビットライン系配 線とが同一レベル上に堆積したひとつの金属膜からパタ ーニングによって形成されるため、両者のセパレーショ ンを確保する必要があり、メモリセル面積を更に縮小す ることが困難であった。

【0009】また、上記メモリセル構成によれば、キャ パシタの上部電極4'をメモリセルトランジスタのソー ス領域に接続する導電部材がキャパシタの下部電極 2' に短絡しないように、キャパシタの下部電極2'とコン 10 タクトホールCW2との間に充分に大きなマージンを設 ける必要もあった。このこともメモリセルサイズの更な る縮小を阻んでいた。

【0010】本発明は斯かる諸点に鑑みてなされたもの であり、その主な目的は、メモリセルのサイズを縮小 し、集積度を向上させた強誘電体メモリ装置を提供する ことにある。

[0011]

【課題を解決するための手段】本発明による強誘電体メ モリ装置は、複数のメモリセルを備えた強誘電体メモリ 装置であって、前記複数のメモリセルの各々は、強誘電 体膜と、前記強誘電体膜を挟む下部電極および上部電極 とを有するキャパシタと、導電部材を介して前記キャパ シタの下部電極に電気的に接続されたメモリセルトラン ジスタとを含んでおり、前記導電部材が前記キャパシタ の下部電極の少なくとも側面部分を前記メモリセルトラ ンジスタのソース領域に接続していることを特徴とす

【0012】前記導電部材の一部は、前記キャパシタの 下部電極の上面に接触しているが、前記下部電極の下面 30 には接触していないことが好ましい。

【0013】前記複数のメモリセルのうちの任意のメモ リセルに含まれるキャパシタの上部電極は、他の関連す るメモリセルに含まれるキャパシタの上部電極と連続し ており、これらの上部電極が配線形状を持つように形成 されていてもよい。

【0014】本発明による強誘電体メモリ装置は、複数 のメモリセルを備えた強誘電体メモリ装置であって、前 記複数のメモリセルの各々は、強誘電体膜と、前記強誘 電体膜を挟む下部電極および上部電極とを有するキャパ シタと、導電部材を介して前記キャパシタの下部電極お よび上部電極の何れか一方に電気的に接続されたメモリ セルトランジスタとを含んでおり、前記メモリセルトラ ンジスタのドレイン領域を相互接続するビットラインよ りも高い位置に前記キャパシタの下部電極が設けられて いることを特徴とする。

【0015】前記下部電極は、前記メモリセルトランジ スタのゲート電極を覆う領域に位置していてもよい。

【0016】前記導電部材が前記キャパシタの下部電極

ソース領域に接続していてもよい。

【0017】前記導電部材の一部は、前記キャパシタの 下部電極の上面に接触しているが、前記下部電極の下面 には接触していないことが好ましい。

【0018】好ましい実施形態では、前記複数のメモリ セルは基板上に配列されており、しかも、前記基板には 前記メモリセルトランジスタ以外のトランジスタを含む 半導体集積回路が形成されている。

[0019]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施形態を説明する。

(実施形態1)まず、図1を参照する。図1は、本発明 による強誘電体メモリ装置の第1の実施形態におけるメ モリセルアレイの一部を示す平面図である。図1では、 単結晶シリコン基板等の半導体基板(シリコンチップ) 上に行列状に配列された12個の活性領域が記載されて おり、各活性領域を一対のワードラインWLOおよびW L1 (またはWL2およびWL3) が横切っている。実 際には、より多くの活性領域が一つの半導体基板上に形 成されている。

【0020】ワードラインWL0~WL3は、活性領域 上においてトランジスタのゲート電極として機能すると ともに、複数のトランジスタのゲート電極を相互に接続 する配線(ゲート配線)としても機能する。なお、半導 体基板 1 上には、メモリセルアレイ以外にも各種の機能 を実現する種々の回路が形成されている。これらの回路 については詳細な説明を省略するが、この技術分野にお ける当業者であれば、種々の用途に応じて適切な回路を 付加することができる。

【0021】図1には、ワードラインWL0~WL3と 交差する方向に延びるビットライン系配線BLO、/B LO、BL1、/BL1、DBL、および/DBLも示 されている。各ビットライン系配線は、メモリセルトラ ンジスタのドレイン領域Dを不図示の回路と接続してい る。

【0022】次に、図2および図3を参照しながら、本 実施形態のメモリセル構造をより詳細に説明する。図2 は、図1のメモリセルアレイに含まれる一つのメモリセ ルを拡大して示すレイアウト図であり、図3は、そのメ モリセルの模式的断面図である。

【0023】本実施形態におけるメモリセルは、強誘電 体キャパシタ20とメモリセルトランジスタ30とを含 んでおり、強誘電体キャパシタ20は、図3に示される ように、強誘電体部3′と、強誘電体部3′を挟む下部 電極2'および上部電極4'とから構成されている。下 部電極2'は、導電部材6aまたは6cを介してメモリ セルトランジスタ30のソース領域と電気的に接続され ている。より詳細には、導電部材6aおよび6cは、キ ャパシタ20の下部電極2'の少なくとも側面部分と接 の少なくとも側面部分を前記メモリセルトランジスタの 50 触しており、下部電極 2 の下面とは接触していない。

40

б

本実施形態の強誘電体メモリ装置は、この点に重要な特 徴を有しているが、これによって得られる作用効果につ いては後述する。

【0024】強誘電体キャパシタ20の強誘電体部3'は、例えばSBTと呼ばれるSr、BiおよびTa等で構成された材料等から形成されており、その厚さは100~200nm程度である。また、下部電極2'はプラチナやイリジウム系を含む材料から形成されており、その厚さは、200~300nm程度である。上部電極4'は、DRAMにおけるプレート電極に相当し、例え 10ばプラチナやイリジウム系を含む材料から形成される。上部電極4'の厚さは200~300nm程度である。本発明がこれらの材料や厚さに限定されないことは言うまでもない。なお、キャパシタ20の一辺の長さは、例えば2~3μmである。

【0025】メモリセルトランジスタ30は、半導体基板1の表面に形成されたチャネル領域と、チャネル領域を挟むようにして形成されたソース領域Sおよびドレイン領域Dとを備えている。ソース領域Sおよびドレイン領域Dは、公知の不純物ドーピング技術によって半導体 20 基板1内に形成した不純物領域から構成される。チャネル領域の上には、ゲート絶縁膜を介してワードラインが形成されている。

【0026】図2では、一つの活性領域の輪郭を破線1 aで示している。半導体基板1の表面のうち活性領域1 a以外の領域は、秦子分離領域である。ひとつの活性領域1a内には二つのメモリセルトランジスタ30が形成されており、ワードラインWL0とワードラインWL1 との間に位置するドレイン領域Dは、ふたつのメモリセルトランジスタ30によって共有されている。ドレイン 30 領域Dは導電部材6bを介して配線DBL等のビットライン系配線に接続されている。

【0027】なお、本実施形態では、図1に示すように、同一行内に存在するキャパシタの上部電極4'がワードラインに対して平行に延びるセルプレートCP0~CP3によって相互に接続されている。

【0028】以下、図4〜図6を参照しながら、本実施 形態における強誘電体メモリ装置を製造する方法を説明 する。

【0029】まず、公知の半導体製造技術を用い、メモ 40 リセルトランジスタを半導体基板1に形成する(図4に おいて不図示)。具体的には、半導体基板1の表面に素子分離を形成することによって、素子分離に囲まれた複数の活性領域1aを形成した後、ゲート絶縁膜の形成工程を経て、ワード線WL0~WL3を形成する。ワード線WL0~WL3は、例えばポリシリコン膜をパターニングすることによって形成される。この後、イオン注入法等によって不純物イオンを活性領域1aにドープし、ソース領域Sおよびドレイン領域DをワードラインWL0~WL3の各々に対して自己整合的に形成する。50

【0030】この後、図4(a)に示すように、ワード 線WL0~WL3を覆う層間絶縁膜40を半導体基板1 上に形成する。層間絶縁膜40は複数種類の絶縁層を含む多層構造を有していても良い。本実施形態では、CV D法によってBPSG膜(厚さ:800nm)を堆積した後、NSG膜(厚さ:200nm)をBPSG膜上に 堆積し、これらのBPSG膜およびNSG膜から層間絶 縁膜40を形成する。

【0031】次に、キャパシタ20の下部電極2'となる第1Pt膜2を例えばスパッタ法によって層間絶縁膜40上に堆積する。第1Pt膜2と層間絶縁膜40との間の密着性を向上させるため、層間絶縁膜40上にTi膜(厚さ:数10nm)を堆積してもよい。

【0032】次に、スピンコート法によって強誘電体膜3を第1Pt膜2上に形成する。このとき、ひとつの強誘電体膜3を複数層に分けてコートしては焼結するという工程を繰り返す。焼結温度は600~800℃である。強誘電体膜3内の一部の層については、グレインサイズが大きくなりすぎないように焼結温度を相対的に低くすることが好ましい。

【0033】上部電極4'となる第2Pt 膜4ex パッタ法によって強誘電体膜3上に堆積した後、その上にTi 膜(不図示)を堆積する。Ti 膜の表面は酸化され、TiOx 膜(x はゼロより大きな数)となる。

【0034】次に、キャパシタ形成のためのパターニング工程を実行する。本実施形態では、まず、図4(a)に示すように、リソグラフィ技術を用いて上部電極4'の形状および位置を規定するレジスト層R1を第2Pt膜4上に形成する。次に、図4(b)に示すように、レジスト層R1をマスクとして用いるドライエッチング技術によって第2Pt膜4をパターニングし、上部電極4'を形成する。上部電極4'のパターニングが終了した時点におけるレジストR2および上部電極4'の平面レイアウトを図6(a)に示す。この段階では、TiOx膜、Ti膜および強誘電体膜3はまだパターニングされておらず、基板1上において二次元的に連続している

【0035】レジスト層R1を除去した後、洗浄工程を経て、強誘電体膜3の再結晶化アニール(約800℃)工程を行う。次に、パターニングされた上部電極4'を覆うようにしてNSG膜41を強誘電体膜3上に堆積する。NSG膜41は、あとで堆積するPSG膜と強誘電体膜3との間の密着性を向上させるために堆積する。【0036】下部電極2'の形状および位置を規定する

し00361 下部電極2 の形状および位置を規定する レジスト層R2をリソグラフィ技術によってNSG膜4 1上に形成した後、図4(c)に示すように、レジスト R2をマスクとしてNSG膜41、強誘電体膜3、第1 Pt膜2を順次パターニングし、強誘電体部3'および 下部電極2'を形成する。

50 【0037】本実施形態では、このように同一のレジス

8

ト層R2を用いて強誘電体部3'および下部電極2'のパターニングを行っているが、強誘電体部3'および下部電極2'のパターニングは別々のレジスト層を用いて異なる形状となるように実行しても良い。

【0038】図6(b)は、レジスト層R2および強誘電体部3'と上部電極4'との配置関係を示している。図6(b)では図示されていないが、レジスト層R2は活性領域のソース領域Sに部分的にオーバーラップするように、そのレイアウトが設計されている。

【0039】上記パターニング工程の後、レジスト層R 102を除去し、次に基板1上にNSG膜42を堆積する。この後、図4(d)に示すように、リソグラフィ技術を用い、開口部51を有するレジスト層R3をNSG膜42上に形成する。レジスト層R3の開口部51は、図6(c)に示すように、上部電極4'からは0.4~1.0μm程度離れているが、強誘電体部3とは部分的に重なり合うように形成される。レジスト層R3をマスクとするドライエッチング技術によって、NSG膜42および41、強誘電体部3'の露出部分がエッチングされ、図5(a)に示す構造が得られる。このエッチングは、20下部電極2'をできる限りエッチングしない条件のもとで行われる。そのため、下部電極2'の上面および側面は、レジスト層R3の開口部51を介して部分的に露出することになる。

【0040】次に、レジスト層R3を除去した後、PS

G膜43を基板1上に堆積する。PSG膜43は、強誘 電体部3'の側面をカバーし、あとで形成する導電部材 6 a および6 c と強誘電体部3'とが短絡しないように 機能する。この後、図5(b)に示すように、開口部5 2を有するレジスト層R3'を基板1上に形成する。こ の開口部52は、コンタクトホールCW2の位置と形状 を規定するものであり、図6(d)に示すパターンを有 している。図6(d)からわかるように、レジスト層R 3'の開口部52は、下部電極2'とは部分的に重なり 合うが、強誘電体部3'には重ならない位置に形成され る。例えば、下部電極2'の露出部分のエッジがコンタ クトホールCW2の中心付近に達するようにすることが 好ましい。このようにレイアウトを設計すると、コンタ クトホールCW2の内径が0.8~1.0μmの場合、 下部電極2'のうちコンタクトホールCW2内に突き出 る部分の長さが 0. 4~0. 5μ m程度になる。このよ うな場合、マスクアライメントずれが 0. 1μm程度発 生しても、下部電極2'とメモリセルトランジスタのソ ース領域Sとの間との電気的導通は確実に達成される。 【0041】上記レジスト層R3′をマスクとして用い る異方性エッチング工程を行い、PSG膜43および層 間絶縁膜40にコンタクトホールCW2を形成する。コ ンタクトホールCW2はメモリセルトランジスタのソー ス領域Sに到達している。このエッチングはSiO2を

しない条件で行われる。その結果、図5(c)に示すように、開口部52を介して露出している下部電極2'の一部がエッチングマスクとして機能するため、層間絶縁膜40のうち下部電極2'に覆われている部分はエッチングされない。より詳細には、強誘電体膜の材料としてSBTと呼ばれるSr、BiおよびTa等で構成された材料を用いる場合、コンタクトホールCW2のエッチングにはCHF3、CF4等のエッチングガスを用いればよい。

0 【0042】なお、上記コンタクトホールCW2を形成する一連の工程の少なくとも一部を利用して、層間絶縁膜40中にコタンクトホールCW1やCW3を形成しても良い。その場合、レジストR3および/またはR3'には、コンタクトホールCW1やCW3を規定する開口部(不図示)が設けられることになる。

【0043】なお、レジスト層R3の開口部51は、図6(c)に示すように、強誘電体部3'の一部をエッチングすることによって、図6(d)に示すようにコンタクトホールCW2と強誘電体部3'との間に距離を設けるように設計される。従って、レジスト層R3の開口部51は、レジスト層R3'の開口部52よりも幾分サイズが大きいことが求められる。同一のフォトマスクを用いながら露光時間などのリソグラフィ条件を変えることによって開口部51のサイズを開口部52のサイズよりも大きくすることが可能である。もちろんレジスト層R3のパターンは、図6(c)に示すものに限定されず、コンタクトホールCW2が強誘電体部3'とオーバーラップしないような形状になるように強誘電体部3'の一部をエッチングするものであれば良い。

1 【0044】レジスト層R3'を除去した後、PSG膜43上の全面に導電膜を堆積する。導電膜を堆積した後、リソグラフィ技術およびエッチング技術を用いて導電膜をパターニングする。この導電膜は多層構造を有していることが好ましく、例えば、下層から順番にTi層、TiN層、Al-Si-Cu層、およびTiN層を積層した金属膜を用いることができる。最上層のTiN層はリソグラフィ工程において反射防止膜(ARC: Anti Reflection Coating)として機能する。

【0045】本実施形態では、上記多層構造の導電膜を 40 パターニングすることによって複数の導電部材 6 a 、 6 b および 6 c を形成する。導電部材 6 a および 6 c は、コンタクトホールCW 2 を介して強誘電体キャパシタの下部電極 2 の側面部および上面に接触し、かつメモリセルトランジスタ 3 0 のソース領域 S に接触する。一方、導電部材 6 b はコンタクトホールCW 1 を介してメモリセルトランジスタ 3 0 のドレイン領域 D に接触する

ンタクトホールCW2はメモリセルトランジスタのソー 【0046】これらの導電部材6a~6cを覆うように ス領域Sに到達している。このエッチングはSiO2を 絶縁膜を堆積し、図3に示す層間絶縁膜7の形成を完了 エッチングするが、下部電極2'をほとんどエッチング 50 した後、リソグラフィ技術およびエッチング技術を用い

てコンタクトホールCXを層間絶縁膜7に形成する。コ ンタクトホールCXは、図1および図2に示すように、 導電部材 6 b の上面に達するように形成される必要があ るが、コンタクトホールCW1の真上に位置している必 要はない。本実施形態の導電部材6 bは、図2に示すよ うに、コンタクトホールCXの位置をコンタクトホール CW1の位置からずらせるように、ワードラインの沿っ て横に延びている部分を有している。

【0047】コンタクトホールCXを形成した後、前述 の金属膜と同様の構成を有する金属膜を層間絶縁膜7上 に堆積する。その後、その金属膜をパターニングするこ とによってピットライン系BLO、/BLO、BL1、 /BL1、DBL、/DBLを形成する。ビットライン 系配線BLO、/BLO、BL1、/BL1、DBL、 /DBLのそれぞれは、対応する導電部材6 bを介して メモリセルトランジスタ30のドレイン領域Dに電気的 に接続される。

【0048】この後、必要に応じて他の絶縁膜8や、さ らに上層の配線層を形成してもよい。こうして、図1~ 図3に示す構造を持つ強誘電体メモリ装置が製造され る。

【0049】以上説明してきたように、本実施形態で は、下部電極2°の形成後にコンタクトホールCW2を 形成し、それによって下部電極2'の一部を露出させる とともに、メモリセルトランジスタのソース領域Sの一 部を露出させる。その結果、コンタクトエッチング後に 導電膜を基板1上に堆積すると、導電膜の一部がコンタ クトホールCW2の内部で下部電極2'の上面および側 面部分に接触しつつ、メモリセルトランジスタのソース 領域 S にも接触することになる。このようにして下部電 30 極2'をソース領域Sに対して電気的に接続すれば、従 来技術に比較してキャパシタの位置とソース領域Sの位 置とをより接近させることができる。

【0050】また、本実施形態によれば、キャパシタ2 0の電極とメモリセルトランジスタ30とを接続する導 電部材6aおよび6cがビットライン系配線が形成され ているレベルとは異なるレベル (下層のレベル) に形成 されているため、両者の間に横方向に広がるスペースを 確保する必要がない。言い換えると、平面レイアウト 上、ビットライン系配線が導電部材とオーバーラップす るように設計されていてもよい。このように本実施形態 によれば、導電部材とビットラインとの間に加工マージ ンを確保する必要がなくるため、メモリセルの専有面積 を従来よりも小さくすることができる。

【0051】また本実施形態では、電気抵抗が比較的低 い金属材料からプレート線5を形成し、それによって複 数の上部電極4'を相互に接続しているため、プレート 線5を高速に駆動することができる。

【0052】従来の強誘電体メモリ装置を製造する場合

強誘電体メモリ装置を製造すると、メモリセルのサイズ を約85~95%に縮小することができる。

(実施形態2)次に、図7 (a) および (b) を参照し ながら、本発明による強誘電体メモリの他の実施形態を 説明する。図7(a)はメモリセルアレイの一部を示す 平面図であり、図7 (b) はビットライン (例えばBL 0)方向の断面図である。

【0053】図示されている強誘電体メモリ装置は、第 1の実施形態と同様に、半導体基板1上に配列された複 数のメモリセルを備えており、メモリセルの各々は、強 誘電体キャパシタとメモリセルトランジスタとを含んで いる。また、各メモリセルの構成も以下に述べる点を除 いて同様である。

【0054】本実施形態と第1の実施形態との差異は、 図7(a)に示すように、本実施形態におけるキャパシ タの上部電極4'が複数のメモリセルについて連続した 配線形状に形成され、セルプレートを兼ねている点にあ

【0055】第1の実施形態のように上部電極4'がメ 20 モリセル毎に孤立している場合は、他の導電材料から形 成したセルプレートによって各上部電極4'を接続する 必要があるが、本実施形態によれば、その必要はない。 (実施形態3)次に、図8(a)および(b)を参照し ながら、本発明による強誘電体メモリの第3の実施形態 を説明する。図8 (a) はメモリセルアレイの一部を示 す平面図であり、図8(b)はビットライン(例えばB L0)方向の断面図である。

【0056】図示されている強誘電体メモリ装置は、第 1および第2の実施形態と同様に、半導体基板1上に配 列された複数のメモリセルを備えており、メモリセルの 各々は、強誘電体キャパシタとメモリセルトランジスタ とを含んでいる。

【0057】本実施形態と第1および第2の実施形態と の差異は、図8(b)に示すように、本実施形態におけ るキャパシタがビットライン系配線よりも上方レベルに 設けられている点にある。

【0058】本実施形態では、メモリセルトランジスタ を形成した後、メモリセルトランジスタを覆う層間絶縁 膜7aを基板1上に堆積する。層間絶縁膜7aにコンタ クトホールCMを形成した後、例えばタングステンポリ サイドなどの材料からビットライン系配線BLO、/B LO、BL1、/BL1、DBL、/DBLを形成す る。ビットライン系配線の材料としては、誘電体キャパ シタを作製する際に必要となる比較的に高温のプロセス に耐え得る材料(例えば高融点金属またはそのシリサイ ドなど)を用いる必要がある。

【0059】次に、ビットライン系配線BL0、/BL 0、BL1、/BL1、DBL、/DBLを絶縁膜で覆 った後、その絶縁膜上に強誘電体キャパシタを形成す の設計ルールと同一の設計ルールに従って本実施形態の 50 る。より具体的には、セルプレート線CPO〜CP3を

兼ねる下部電極2'を例えばプラチナやイリジウム系を 含む材料から形成する。その後、下部電極2'上に強誘 電体膜3'とおよび上部電極4'を形成する。

【0060】層間絶縁膜7bを形成した後、メモリセル トランジスタのソース領域Sと上部電極4'とを接続す るためのコンタクトホールCW2およびCW3を形成す る。次に、図8(b)に示すように、例えばアルミニウ ム合金からなる導電部材を用いてメモリセルトランジス タのソース領域Sと上部電極4'とを電気的に接続す る。この後、必要に応じて他の絶縁膜8や、さらに上層 の配線層を形成してもよい。

【0061】本実施形態では、ビットライン系配線がキ ャパシタよりも下のレベルに形成されているため、平面 レイアウト上、キャパシタやその他の導電部材に対して ビットライン系配線がオーバーラップしても良い。その 結果、設計の自由度が向上するとともにもメモリセルサ イズを縮小することが可能になる。

【0062】なお、図8(a)に示すレイアウト例で は、キャパシタの上部電極4'をメモリセルトランジス タのソース領域Sに接続する導電部材は、下層のビット ライン系配線とオーバーラップしていないが、本発明は このような構成に限定されるものではない。

【0063】従来の強誘電体メモリ装置を製造する場合 の設計ルールと同一の設計ルールに従って本実施形態の 強誘電体メモリ装置を製造すると、メモリセルのサイズ を約80~90%に縮小することができる。

【0064】(実施形態4)次に、図9(a)および (b) を参照しながら、本発明による強誘電体メモリの 第4の実施形態を説明する。図9(a)はメモリセルア レイの一部を示す平面図であり、図9(b)はビットラ 30 イン(例えばBL0)方向の断面図である。

【0065】本実施形態と第3の実施形態との差異は、 図9 (a) および (b) に示すように、本実施形態にお けるキャパシタがワードラインとオーバーラップする位 置(ワードラインの上層レベル)に設けられている点に ある。この結果、メモリセルのサイズを更に縮小するこ とが可能である。

【0066】従来の強誘電体メモリ装置を製造する場合 の設計ルールと同一の設計ルールに従って本実施形態の 強誘電体メモリ装置を製造すると、メモリセルのサイズ 40 を約50~55%に縮小することができる。

【0067】(実施形態5)次に、図10(a)および (b) を参照しながら、本発明による強誘電体メモリの 第5の実施形態を説明する。図10(a)はメモリセル アレイの一部を示す平面図であり、図10(b)はビッ トライン (例えばBLO) 方向の断面図である。

【0068】本実施形態は、第1の実施形態の特徴部分 と第3の実施形態の特徴部分を併せ持つ構造を有してい るため、両者のサイズ縮小効果が組み合わされる結果、 よりメモリセルサイズを縮小することが可能になる。

【0069】従来の強誘電体メモリ装置を製造する場合 の設計ルールと同一の設計ルールに従って本実施形態の 強誘電体メモリ装置を製造すると、メモリセルのサイズ を約55~60%に縮小することができる。

【0070】上記何れの実施形態でも、対応する平面図 に示すように、ビットライン系配線の中心が強誘電体部 3'の中心からシフトした位置を通るレイアウトを採用 しているが、本発明がこれに限定されるわれではない。 ビットライン系配線と下層の強誘電体部3'との位置関 10 係を調整することによって、強誘電体部3'に加わる応 力を最適な状態に維持することも可能である。

【0071】なお、上記実施形態について具体的に示し た材料、寸法および層間絶縁膜の構成などは本願明細書 に開示したものに限定されるものではない。

[0072]

【発明の効果】本発明によれば、強誘電体キャパシタと メモリセルトランジスタとを接続するために用いる導電 部材とビットライン系配線とを異なるレベルの金属膜か ら形成するため、両者のセパレーションを確保する必要 20 がなくなり、メモリセル面積を縮小することができ、集 **積度の向上した強誘電体メモリ装置を提供することが可** 能になる。

【0073】本発明によれば、ビットライン系配線の線 幅を広くすることができるため、設計の自由度が増大す るという利点もある。

【図面の簡単な説明】

【図1】本発明による強誘電体メモリ装置の第1の実施 形態におけるメモリセルアレイの一部を上面からみた図・ である。

【図2】図1の部分拡大図である。

【図3】本発明の第1の実施形態におけるメモリセルの 断面図である。

【図4】(a)から(d)は、第1の実施形態にかかる 強誘電体メモリ装置を製造する方法を説明するための工 程断面図である。

【図5】(a)から(c)は、第1の実施形態にかかる 強誘電体メモリ装置を製造する方法を説明するための工 程断面図である。

【図6】(a)から(d)は、第1の実施形態にかかる 強誘電体メモリ装置を製造する方法を説明するためのレ イアウト図である。

【図7】(a)は、本発明による強誘電体メモリ装置の 第2の実施形態におけるメモリセルアレイの平面図であ り、(b)は、その部分断面図である。

【図8】(a)は、本発明による強誘電体メモリ装置の 第3の実施形態におけるメモリセルアレイの平面図であ り、(b)は、その部分断面図である。

【図9】 (a) は、本発明による強誘電体メモリ装置の 第4の実施形態におけるメモリセルアレイの平面図であ 50 り、(b)は、その部分断面図である。

13

【図10】(a)は、本発明による強誘電体メモリ装置の第5の実施形態におけるメモリセルアレイの平面図であり、(b)は、その部分断面図である。

【図11】 (a) は、従来の強誘電体メモリ装置におけるメモリセルアレイの一部を上面からみた図であり、

(b) は、その部分断面図である。

【符号の説明】

1	半導体基板
1 a	活性領域
2	第1Pt膜
2'	下部電極
3	強誘電体膜
3'	強誘電体部
4'	上部電極
4	第2Pt膜
6 a ~ 6 c	導電部材
2 0	キャパシタ
3 0	メモリセルトランジスタ
40	層間絶縁膜

-,


NSG膜 4 1 NSG膜 4 2 43 PSG膜 レジスト開口部 5 1 レジスト開口部 5 2 R 1 レジスト層 R 2 レジスト層 レジスト層 R 3 WL0~WL3 ワード線

WLO~WL3 ワード線
10 CPO~CP3 セルプレート線
CW1 コンタクトホール
CW2 コンタクトホール
CW3 コンタクトホール
CX コンタクトホール
BLO、/BLO ビットライン


BL1、/BL1 ビットライン

DBL、/DBL ダミービットライン


【図1】





【図2】





[図3]


















[図8]

【図9】











【図11】





フロントページの続き

H01L 29/792

(51) Int. CI. 7

識別記号

FΙ

テーマコード(参考)